IP核是可编程门阵列(FPGA)芯片开发中常用的功能模块,《FPGA应用技术丛书:Xilinx系列FPGA芯片IP核详解》以赛灵思(Xilinx)公司的Spartan系列和Virtex系列FPGA系列芯片为基础,详细介绍各类IP核的功能、特点、接口及性能,并给出在FPGA开发过程中IP核的使用方法。《FPGA应用技术丛书:Xilinx系列FPGA芯片IP核详解》共分10章,首先介绍IP核的生成和使用方法,然后分类描述Xilinx提供的数学运算、存储器、数字信号处理(DSP)、信道纠错码、网络、标准总线IP核以及FPGA属性和调试验证IP核。

  《FPGA应用技术丛书:Xilinx系列FPGA芯片IP核详解》内容丰富翔实,部分IP核给出了功能原理解释和功能仿真结果,便于读者更好地理解和应用。


作者

刘东华,男,内蒙古人,博士,副教授,2002年毕业于国防科技大学,获信息与通信工程专业博士学位,2004年入中国科学院计算技术研究所计算机科学与技术博士后流动站,2006年出站。曾参与完成科研项目十余项,发表相关学术论文二十余篇,主讲本科生课程《信息论与编码》、研究生课程《纠错编码》和博士生选修课《高级编码技术研讨》,主要研究方向为信息论与信道编码。

查看全部
目录

前言

第1章 Xilinx IP核的生成和使用

1.1 概述

1.2 IP核生成工具

1.3 基于ISE工程导航工具的IP核操作

1.4 其他IP核操作

第2章 基本IP核

2.1 乘-加器

2.2 二进制计数器

2.3 基于RAM的移位寄存器

2.4 DSP48宏

第3章 存储器IP核

3.1 块存储器

3.2 分布式存储器

3.3 FIFO生成器

第4章 数学运算IP核

4.1 加/减法器

4.2 乘法器

4.3 除法器

4.4 CORDIC

4.5 浮点数操作器

第5章 数字信号处理IP核

5.1 DDS编译器

5.2 FIR编译器

5.3 CIC编译器

5.4 DFT

5.5 FFT

5.6 DUC/DDC编译器

第6章 纠错码IP核

6.1 RS码编/译码器

6.2 卷积码编/译码器

6.3 3GPPTurbo码编/译码器

6.4 3GPP2Turbo码编/译码器

6.5 IEEE802.16 CTC编译码器

6.6 交织器/解交织器

6.7 IEEEP802.16 LDPC编码器

6.8 DVB-S2FEC编码器

第7章 网络应用IP核

7.1 以太网MAC

7.2 PCS/PMA

7.3 以太网连接单元

7.4 嵌入式三模式以太网MAC封装包

7.5 以太网统计

7.6 以太网AVB端点

第8章 FPGA属性和设计IP核

8.1 时钟向导

8.2 GTX收发器

8.3 SelectIO接口向导

8.4 系统监视器

第9章 标准总线IP核

9.1 串行RapidIO

9.2 CAN

9.3 用于PCI接口的Initiator/Target

9.4 PCIExpress核

9.5 显示端口

第10章 调试验证IP核

10.1 ChipScopePro

10.2 逻辑调试内核

10.3 误比特率测试(IBERT)

10.4 集成总线分析核(IBA)

参考文献

查看全部
书评
查看更多
请您登录后发表评论 登录 | 注册
我的评分:
提交
0/400